

Arsitektur dan Organisasi Komputer COM 60011

Bab #5 – Internal Memory







+


Bab 5

Memori internal






Gambar 5.1 Memory Cell Operation





Memory Type	Category	Erasure	Write Mechanism	Volatility
Random-access memory (RAM)	Read-write memory	Electrically, byte-level	Electrically	Volatile
Read-only memory (ROM)	Read-only memory	Not possible	Masks	Nonvolatile
Programmable ROM (PROM)				
Erasable PROM (EPROM)	Read-mostly memory	UV light, chip-level	Electrically	
Electrically Erasable PROM (EEPROM)	Flash memory	Electrically, byte-level		
Flash memory		Electrically, block-level		

Tabel 5.1
Semikonduktor Jenis Memori





RAM Dinamis (DRAM)


Teknologi RAM dibagi menjadi dua teknologi:

RAM Dinamis (DRAM)

RAM Statis (SRAM)

DRAM


- Dibuat dengan sel yang menyimpan data sebagai muatan pada kapasitor
- Ada atau tidaknya muatan dalam kapasitor diartikan sebagai biner 1 atau 0
- Membutuhkan penyegaran biaya berkala untuk menjaga penyimpanan data
- Syarat *dinamis* mengacu pada kecenderungan muatan yang disimpan bocor, bahkan dengan daya yang terus menerus diterapkan





RAM Statis (SRAM)

- Perangkat digital yang menggunakan elemen logika yang sama digunakan dalam prosesor
- Nilai biner disimpan menggunakan konfigurasi gerbang logika flip-flop tradisional
- Akan menyimpan datanya selama daya dipasang ke sana





SRAM vs DRAM

SRAM

■ Keduanya mudah menguap

- Kekuasaan harus terus menerus disuplai ke memori untuk mempertahankan nilai bit

■ Sel dinamis


- Lebih sederhana untuk dibangun, lebih kecil
- Lebih padat (sel yang lebih kecil = lebih banyak sel per satuan luas)
- Kurang mahal
- Membutuhkan sirkuit penyegaran pendukung
- Cenderung disukai untuk kebutuhan memori yang besar
- Digunakan untuk memori utama

■ Statis

- Lebih cepat
- Digunakan untuk memori cache (baik on dan off chip)

DRAM

+





Read Only Memory (ROM)

Berisi pola data permanen yang tidak dapat diubah atau ditambahkan


Tidak ada sumber daya yang diperlukan untuk mempertahankan nilai bit dalam memori

Data atau program secara permanen di memori utama dan tidak perlu dimuat dari perangkat penyimpanan sekunder

Data sebenarnya dihubungkan ke chip sebagai bagian dari proses fabrikasi

Kekurangan dari ini:

- Tidak ada ruang untuk kesalahan, jika satu bit salah, seluruh kumpulan ROM harus dibuang
- Langkah penyisipan data mencakup biaya tetap yang relatif besar





ROM yang Dapat Diprogram (PROM)

Alternatif yang lebih murah


Nonvolatile dan hanya dapat ditulis sekali

Proses penulisan dilakukan secara elektrik dan dapat dilakukan oleh pemasok atau pelanggan pada waktu lebih lama dari pembuatan chip asli

Peralatan khusus diperlukan untuk proses penulisan

Memberikan fleksibilitas dan kenyamanan

Menarik untuk produksi volume tinggi





Read Only Memory

EPROM

Erasable programmable read-only memory

Proses penghapusan dapat dilakukan berulang kali

Lebih mahal daripada PROM tetapi memiliki keuntungan dari beberapa kemampuan pembaruan

EEPROM

Electrically erasable programmable read-only memory

Dapat ditulis kapan saja tanpa menghapus konten sebelumnya

Menggabungkan keuntungan dari non-volatilitas dengan fleksibilitas menjadi updatable di tempat


Lebih mahal dari EPROM


Flash Memory

Menengah antara EPROM dan EEPROM dalam biaya dan fungsionalitas


Menggunakan teknologi penghapusan listrik, tidak memberikan penghapusan tingkat byte


Microchip diatur sehingga bagian sel memori dihapus dalam satu tindakan atau "flash"






Gambar 5.3 Typical 16 Megabit DRAM (4M x 4)







(a) 8 Mbit EPROM




(b) 16 Mbit DRAM

Gambar 5.4 Pin dan Sinyal Paket Memori





Gambar 5.5 256-KByte Memory Organization






Figure 5.6 1-Mbyte Memory Organization



Interleaved Memory




Composed of a collection of DRAM chips

Grouped together to form a *memory bank*

Each bank is independently able to service a memory read or write request

K banks can service K requests simultaneously, increasing memory read or write rates by a factor of K

If consecutive words of memory are stored in different banks, the transfer of a block of memory is speeded up





Koreksi kesalahan

Kegagalan Keras

Permanen cacat fisik

Sel memori atau sel yang terpengaruh tidak dapat menyimpan data dengan andal tetapi macet di 0 atau 1 atau beralih secara tidak menentu antara 0 dan 1

Bisa disebabkan oleh:

- Penyalahgunaan lingkungan yang keras
- Cacat manufaktur
- Memakai


Kesalahan Lunak


Acak, non-peristiwa destruktif yang mengubah konten satu atau lebih sel memori

Tidak ada kerusakan permanen pada Penyimpanan


Bisa disebabkan oleh:


- Masalah catu daya
- Partikel alfa






Gambar 5.7 Fungsi Error-Correcting Code






Gambar 5.8 Hamming Error-Correcting Code




Data Bits	Single-Error Correction		Single-Error Correction/ Double-Error Detection	
	Check Bits	% Increase	Check Bits	% Increase
8	4	50	5	62.5
16	5	31.25	6	37.5
32	6	18.75	7	21.875
64	7	10.94	8	12.5
128	8	6.25	9	7.03
256	9	3.52	10	3.91

Tabel 5.2
Meningkatkan di Panjang Kata dengan Koreksi Kesalahan



Bit Position	12	11	10	9	8	7	6	5	4	3	2	1
Position Number	1100	1011	1010	1001	1000	0111	0110	0101	0100	0011	0010	0001
Data Bit	D8	D7	D6	D5		D4	D3	D2		D1		
Check Bit					C8				C4		C2	C1


Gambar 5.9 Layout Data Bit dan check bit







Bit position	12	11	10	9	8	7	6	5	4	3	2	1
Position number	1100	1011	1010	1001	1000	0111	0110	0101	0100	0011	0010	0001
Data bit	D8	D7	D6	D5		D4	D3	D2		D1		
Check bit					C8				C4		C2	C1
Word stored as	0	0	1	1	0	1	0	0	1	1	1	1
Word fetched as	0	0	1	1	0	1	1	0	1	1	1	1
Position Number	1100	1011	1010	1001	1000	0111	0110	0101	0100	0011	0010	0001
Check Bit					0				0		0	1

Gambar 5.10 Check Bit Calculation





Gambar 5.11 Hamming SEC-DED Code






Organisasi Advanced DRAM

SDRAM

DDR-DRAM

RDRAM

- Salah satu kemacetan sistem paling penting saat menggunakan prosesor berkinerja tinggi adalah antarmuka ke memori internal utama
- Chip DRAM tradisional dibatasi oleh arsitektur internalnya dan oleh antarmukanya ke bus memori prosesor
- Sejumlah peningkatan pada arsitektur DRAM dasar telah dieksplorasi
 - Skema yang saat ini mendominasi pasar adalah SDRAM dan DDR-DRAM






DRAM Sinkron (SDRAM)


Salah satu bentuk DRAM yang paling banyak digunakan

Pertukaran data dengan prosesor disinkronkan ke sinyal jam eksternal dan berjalan dengan kecepatan penuh bus prosesor / memori tanpa memaksakan status tunggu


Dengan akses sinkron DRAM memindahkan data masuk dan keluar di bawah kendali jam sistem

- Prosesor atau master lain mengeluarkan informasi instruksi dan alamat yang terukir oleh DRAM
- DRAM kemudian merespons setelah sejumlah siklus jam yang ditetapkan
- Sementara itu master dapat dengan aman melakukan tugas-tugas lain saat SDRAM sedang memproses





Gambar 5.12 256-Mb Synchronous Dynamic RAM (SDRAM)







A0 to A12	Address inputs
BA0, BA1	Bank address lines
CLK	Clock input
CKE	Clock enable
$\overline{\text{CS}}$	Chip select
$\overline{\text{RAS}}$	Row address strobe
$\overline{\text{CAS}}$	Column address strobe
$\overline{\text{WE}}$	Write enable
DQ0 to DQ15	Data input/output
DQM	Data mask


Meja 5.3

SDRAM Pin Tugas





Gambar 5.13 SDRAM ReadTiming (Burst Length = 4, CAS latency = 2)





Double Data Rate SDRAM (DDR SDRAM)

Dikembangkan oleh JEDEC Solid State Technology Association (badan standardisasi teknik semikonduktor Electronic Industries Alliance)


Banyak perusahaan membuat chip DDR, yang banyak digunakan di komputer desktop dan server

DDR mencapai kecepatan data yang lebih tinggi dalam tiga cara:

Pertama, transfer data disinkronkan ke tepi naik dan turun jam, bukan hanya tepi naik dan turun

Kedua, DDR menggunakan laju jam yang lebih tinggi di bus untuk meningkatkan kecepatan transfer


Ketiga, skema buffering digunakan







	DDR1	DDR2	DDR3	DDR4
Prefetch buffer (bits)	2	4	8	8
Voltage level (V)	2.5	1.8	1.5	1.2
Front side bus data rates (Mbps)	200—400	400—1066	800—2133	2133—4266

Tabel 5.4
DDR Karakteristik





Gambar 5.14 DDR Generations





Memori Flash

Digunakan baik untuk memori internal dan aplikasi memori eksternal

Pertama kali diperkenalkan pada pertengahan 1980-an

Merupakan perantara antara EPROM dan EEPROM dalam hal biaya dan fungsionalitas


Menggunakan teknologi penghapus listrik seperti EEPROM


Anda dapat menghapus hanya blok memori daripada seluruh chip

Mendapatkan namanya karena microchip diatur sedemikian rupa sehingga bagian sel memori dihapus dalam satu tindakan


Tidak menyediakan penghapusan tingkat byte

Hanya menggunakan satu transistor per bit sehingga mencapai kepadatan EPROM yang tinggi






(a) Transistor structure





(b) Flash memory cell in one state




(c) Flash memory cell in zero state

Gambar 5.15 Flash Memory Operation







(a) NOR flash structure




(b) NAND flash structure

Gambar 5.16 Flash Memory Structures







(a) NOR




(b) NAND


Gambar 5.17 Kiviat Graphs untuk Memori Flash






Gambar 5.18 Memory Hierarchy Nonvolatile RAM





(a) STT-RAM




(b) PCRAM



(c) ReRAM

Gambar 5.19 Teknologi Nonvolatile RAM





Ringkasan

Bab 5

Memori utama semikonduktor

Organisasi

DRAM dan SRAM

Jenis ROM

Logika chip

Kemasan chip

Organisasi modul

Memori yang disisipkan

Koreksi kesalahan

Intern Penyimpanan

DRAM DDR

DRAM sinkron

DDR SDRAM

Flash Penyimpanan

Operasi

NOR dan NAND flash
Penyimpanan

Teknologi memori solid-state
nonvolatile yang lebih baru

